Texas Instruments TMS320TCI648xの取扱説明書

デバイスTexas Instruments TMS320TCI648xの取扱説明書

デバイス: Texas Instruments TMS320TCI648x
カテゴリ: ネットワークカード
メーカー: Texas Instruments
サイズ: 2.63 MB
追加した日付: 9/19/2013
ページ数: 256
説明書を印刷

ダウンロード

使い方は?

私たちの目的は、皆様方にデバイスTexas Instruments TMS320TCI648xの取扱説明書に含まれたコンテンツを可能な限り早く提供することです。オンラインプレビューを使用すると、Texas Instruments TMS320TCI648xに関してあなたが抱えている問題に対する解決策の内容が素早く表示されます。

便宜上

説明書Texas Instruments TMS320TCI648xをこちらのサイトで閲覧するのに不都合がある場合は、2つの解決策があります:

  • フルスクリーン表示 – 説明書を(お使いのコンピュータにダウンロードすることなく)便利に表示させるには、フルスクリーン表示モードをご使用ください。説明書Texas Instruments TMS320TCI648xのフルスクリーン表示を起動するには、全画面表示ボタンを押してください。
  • コンピュータにダウンロード - Texas Instruments TMS320TCI648xの説明書をお使いのコンピュータにダウンロードし、ご自身のコレクションに加えることもできます。デバイス上のスペースを無駄にしたくない場合は、いつでもManualsBaseサイトでダウンロードすることもできます。
Texas Instruments TMS320TCI648x 取扱説明書 - Online PDF
Advertisement
« Page 1 of 256 »
Advertisement
印刷版

多くの人々は画面表示ではなく印刷された説明書を読むほうを好みます。説明書を印刷するオプションも提供されており、上記のリンクをクリックすることによりそれを利用できます - 説明書を印刷。説明書Texas Instruments TMS320TCI648xを全部印刷する必要はなく、選択したページだけを印刷できます。紙を節約しましょう。

要旨

次のページにある説明書Texas Instruments TMS320TCI648xの内容のプレビューは、以下にあります。次のページにある説明書の内容をすぐに表示したい場合は、こちらをご利用ください。

内容要旨
ページ1に含まれる内容の要旨

TMS320TCI648x Serial RapidIO (SRIO)
User's Guide
Literature Number: SPRUE13A
September 2006

ページ2に含まれる内容の要旨

2 SPRUE13A–September 2006 Submit Documentation Feedback

ページ3に含まれる内容の要旨

Contents Preface.............................................................................................................................. 14 1 Overview .................................................................................................................. 16 1.1 General RapidIO System...................................................................................... 16 1.2 RapidIO Feature Support in SRIO..........................................................................

ページ4に含まれる内容の要旨

5.23 LSU Interrupt Condition Clear Register (LSU_ICCR) .................................................... 141 5.24 Error, Reset, and Special Event Interrupt Condition Status Register (ERR_RST_EVNT_ICSR).................................................................................... 142 5.25 Error, Reset, and Special Event Interrupt Condition Clear Register (ERR_RST_EVNT_ICCR) ................................................................................... 143 5.26 DOORBELLn Interrupt Co

ページ5に含まれる内容の要旨

5.69 Port Link Maintenance Request CSR n (SPn_LM_REQ)................................................ 200 5.70 Port Link Maintenance Response CSR n (SPn_LM_RESP) ............................................ 201 5.71 Port Local AckID Status CSR n (SPn_ACKID_STAT) ................................................... 202 5.72 Port Error and Status CSR n (SPn_ERR_STAT)......................................................... 203 5.73 Port Control CSR n (SPn_CTL).......................................

ページ6に含まれる内容の要旨

List of Figures 1 RapidIO Architectural Hierarchy.......................................................................................... 17 2 RapidIO Interconnect Architecture ....................................................................................... 18 3 Serial RapidIO Device to Device Interface Diagrams ................................................................. 19 4 SRIO Peripheral Block Diagram.............................................................................

ページ7に含まれる内容の要旨

50 RX CPPI Interrupt Condition Status and Clear Registers............................................................. 89 51 TX CPPI Interrupt Condition Status and Clear Registers............................................................. 89 52 LSU Interrupt Condition Status and Clear Registers .................................................................. 90 53 Error, Reset, and Special Event Interrupt Condition Status and Clear Registers ................................. 91 54 Doorbell 0

ページ8に含まれる内容の要旨

102 LSUn FLOW_MASK Fields.............................................................................................. 162 103 Queue n Transmit DMA Head Descriptor Pointer Register (QUEUEn_TXDMA_HDP) ......................... 164 104 Queue n Transmit DMA Completion Pointer Register (QUEUEn_TXDMA_CP) ................................. 165 105 Queue n Receive DMA Head Descriptor Pointer Register (QUEUEn_RXDMA_HDP).......................... 166 106 Queue n Receive DMA Completion Pointer Register (Q

ページ9に含まれる内容の要旨

155 Port IP Mode CSR (SP_IP_MODE) - Address Offset 12004h...................................................... 231 156 Port IP Prescaler Register (IP_PRESCAL) - Address Offset 12008h ............................................. 233 157 Port-Write-In Capture CSRs............................................................................................. 234 158 Port Reset Option CSR n (SPn_RST_OPT) .......................................................................... 235 159 Port Control

ページ10に含まれる内容の要旨

List of Tables 1 TI Devices Supported By This Document............................................................................... 20 2 Registers Checked for Multicast DeviceID.............................................................................. 21 3 Packet Types ............................................................................................................... 25 4 Pin Description............................................................................................

ページ11に含まれる内容の要旨

50 RapidIO DEVICEID1 Register (DEVICEID_REG1) Field Descriptions............................................ 121 51 RapidIO DEVICEID2 Register (DEVICEID_REG2) Field Descriptions............................................ 122 52 PF_16B_CNTL Registers................................................................................................ 123 53 Packet Forwarding Register n for 16-Bit DeviceIDs (PF_16B_CNTLn) Field Descriptions..................... 123 54 PF_8B_CNTL Registers .............

ページ12に含まれる内容の要旨

99 LSUn_REG6 Registers and the Associated LSUs ................................................................... 161 100 LSUn Control Register 6 (LSUn_REG6) Field Descriptions ........................................................ 161 101 LSUn_FLOW_MASKS Registers and the Associated LSUs........................................................ 162 102 LSUn Congestion Control Flow Mask Register (LSUn_FLOW_MASKS) Field Descriptions ................... 162 103 LSUn FLOW_MASK Fields..............

ページ13に含まれる内容の要旨

150 Error Reporting Block Header Register (ERR_RPT_BH) Field Descriptions ..................................... 209 151 Logical/Transport Layer Error Detect CSR (ERR_DET) Field Descriptions ...................................... 210 152 Logical/Transport Layer Error Enable CSR (ERR_EN) Field Descriptions ....................................... 212 153 Logical/Transport Layer High Address Capture CSR (H_ADDR_CAPT) Field Descriptions ................... 214 154 Logical/Transport Layer Address Capt

ページ14に含まれる内容の要旨

Preface SPRUE13A–September 2006 Read This First About This Manual ® This document describes the Serial RapidIO (SRIO) peripheral on the TMS320TCI648x™ devices. Notational Conventions This document uses the following conventions. • Hexadecimal numbers are shown with the suffix h. For example, the following number represents 40 hexadecimal (decimal 64): 40h. • Registers in this document are shown in figures and described in tables. – Each register figure shows a rectangle divided into fields that

ページ15に含まれる内容の要旨

www.ti.com Related Documentation From Texas Instruments Trademarks TMS320TCI648x, C6000, TMS320C62x, TMS320C67x, TMS320C6000, Code Composer Studio are trademarks of Texas Instruments. RapidIO is a registered trademark of RapidIO Trade Association. InfiniBand is a trademark of the InfiniBand Trade Association. SPRUE13A–September 2006 Read This First 15 Submit Documentation Feedback

ページ16に含まれる内容の要旨

User's Guide SPRUE13A–September 2006 Serial RapidIO (SRIO) 1 Overview The RapidIO peripheral used in the TMS320TCI648x is called a serial RapidIO (SRIO). This chapter describes the general operation of a RapidIO system, how this module is connected to the outside world, the definitions of terms used within this document, and the features supported and not supported for SRIO. 1.1 General RapidIO System ® RapidIO is a non-proprietary high-bandwidth system level interconnect. It is a packet-switche

ページ17に含まれる内容の要旨

www.ti.com Overview Figure 1. RapidIO Architectural Hierarchy Logical specification Globally Future I/O Message Information necessary for the end point shared logical to process the transaction (i.e., transaction system passing memory spec type, size, physical address) Transport specification Common Information to transport packet from end transport to end in the system (i.e., routing address) spec Physical specification Future 8/16 1x/4x Information necessary to move packet physical between two

ページ18に含まれる内容の要旨

www.ti.com Overview 1.1.2 RapidIO Interconnect Architecture The interconnect architecture is defined as a packet switched protocol independent of a physical layer implementation. Figure 2 illustrates the interconnection system. Figure 2. RapidIO Interconnect Architecture Host Subsystem I/O Control Subsystem InfiniBand™ HCA Memory Memory IO Control ASIC/FPGA Memory Processor Processor Host Host Processor Processor To System Area Network RapidIO RapidIO to Memory Switch InfiniBand RapidIO RapidIO

ページ19に含まれる内容の要旨

www.ti.com Overview Figure 3. Serial RapidIO Device to Device Interface Diagrams 1x Device 1x Device TD[0] RD[0] TD[0] RD[0] RD[0] TD[0] RD[0] TD[0] Serial RapidIO 1x Device to 1x Device Interface Diagram 4x Device 4x Device TD[0-3] RD[0-3] TD[0-3] RD[0-3] RD[0-3] TD[0-3] RD[0-3] TD[0-3] Serial RapidIO 4x Device to 4x Device Interface Diagram 1.2 RapidIO Feature Support in SRIO Features Supported in SRIO Peripheral: • RapidIO Interconnect Specification V1.2 compliance, Errata 1.2 • Physical Laye

ページ20に含まれる内容の要旨

www.ti.com Overview Features Not Supported: • Compliance with the Global Shared Memory specification (GSM) • 8/16 LP-LVDS compatible • Destination support of RapidIO Atomic Operations • Simultaneous mixing of frequencies between 1x ports (all ports must be the same frequency) • Target atomic operations (including increment, decrement, test-and-swap, set, and clear) for internal L2 memory and registers 1.3 Standards The SRIO peripheral is compliant to V1.2 of the RapidIO Interconnect Specificatio


類似の説明書
# 取扱説明書 カテゴリ ダウンロード
1 Texas Instruments CC2511 取扱説明書 ネットワークカード 0
2 Texas Instruments DAC7741EVM 取扱説明書 ネットワークカード 0
3 Texas Instruments SN65HVS880 取扱説明書 ネットワークカード 2
4 Texas Instruments DEM-PCM2912A EVM 取扱説明書 ネットワークカード 1
5 Texas Instruments SLAU245 取扱説明書 ネットワークカード 0
6 Texas Instruments TLV320AIC3107EVM-K 取扱説明書 ネットワークカード 0
7 Texas Instruments CDCM7005 取扱説明書 ネットワークカード 0
8 Texas Instruments TMS320C3x 取扱説明書 ネットワークカード 13
9 Texas Instruments TECHNOLOGY FOR INNOVATORS 4Q 2006 取扱説明書 ネットワークカード 0
10 Texas Instruments SPRU938B 取扱説明書 ネットワークカード 0
11 Texas Instruments TMS320C6000 取扱説明書 ネットワークカード 4
12 Texas Instruments TMS320C6452 DSP 取扱説明書 ネットワークカード 0
13 Texas Instruments TMS320C645x 取扱説明書 ネットワークカード 0
14 Texas Instruments TMS320C645x DSP 取扱説明書 ネットワークカード 1
15 Texas Instruments TMS320C64x DSP 取扱説明書 ネットワークカード 3
16 Sony BTA-NW1A 取扱説明書 ネットワークカード 2
17 Sony BKMW-E3000 取扱説明書 ネットワークカード 2
18 Sony AC-SQ950D 取扱説明書 ネットワークカード 0
19 Sony BBV RX100 取扱説明書 ネットワークカード 3
20 Sony CLIE A-AVZ-100-11 取扱説明書 ネットワークカード 1